PLL锁相环获取同步正余弦同步信号的问题

踏雪寻梅

目的：利用PLL模块获取A相电压的同步正余弦信号（用于基于瞬时无功功率的谐波检测）。
仿真接线图：如图。
" \: A+ _6 ?4 ]  v: g: v5 H获取的同步信号图如图。
6 `0 b/ o2 o" c% M获取的同步信号波形不应该是正余弦波形吗，为什么是畸变成这个样子的？是我哪里理解有问题，还是就应该是这样的？请知情者指点迷津，不吝赐教，小弟先行谢过。

& ~1 m( Q9 O1 R- S2 m% }. I

mingyu

模型有问题

踏雪寻梅

回复 2# mingyu


    谢谢关注，不过还是不太懂，可以具体一点吗？是模型搭建有问题，还是参数设置的问题？

踏雪寻梅

回复 2# mingyu


    换成Discrete1-phase PLL就可以了。Discrete 1-phase PLL 与1-phase PLL有什么区别呢？

mingyu

回复 4# 踏雪寻梅
) k" X4 B- P( O3 Z1 l9 p
  u7 c4 }2 E* f1 s+ z9 U
    discrete是离散模块，另一个是连续的。

walehenry

为什么连续模块会如此不连续，是不是模型采样间隔的问题？

毛头小子

不明白。到底是什么意思。