PLL锁相环获取同步正余弦同步信号的问题

踏雪寻梅

目的：利用PLL模块获取A相电压的同步正余弦信号（用于基于瞬时无功功率的谐波检测）。
仿真接线图：如图。
获取的同步信号图如图。
- }; d  e# W) t) K& z获取的同步信号波形不应该是正余弦波形吗，为什么是畸变成这个样子的？是我哪里理解有问题，还是就应该是这样的？请知情者指点迷津，不吝赐教，小弟先行谢过。
9 b& U+ d3 D8 Z2 n* d9 Z

mingyu

模型有问题

踏雪寻梅

回复 2# mingyu

. u/ C6 O. Z) F+ @( p' F3 Z9 W
    谢谢关注，不过还是不太懂，可以具体一点吗？是模型搭建有问题，还是参数设置的问题？

踏雪寻梅

回复 2# mingyu
% Z9 d0 o9 }& ~# O
1 ^5 E5 T6 U) n' `
* g8 N7 P2 l1 D6 {5 u+ x    换成Discrete1-phase PLL就可以了。Discrete 1-phase PLL 与1-phase PLL有什么区别呢？

mingyu

回复 4# 踏雪寻梅
0 J6 ~( |1 |+ g# M) i. b
6 q1 W2 f3 J; R, a
  W0 Y2 o0 k' ^* ?; g    discrete是离散模块，另一个是连续的。

walehenry

为什么连续模块会如此不连续，是不是模型采样间隔的问题？

毛头小子

不明白。到底是什么意思。