load flow 时候 Unresolved control conditions detected 是什么解决呢

kissyoyo

各位同学好，以下请问几个问题
% F$ ^4 |6 ^1 v- |1 请问 当我做VSC HVDC的 load flow时候，做 load flow 之后，没有报错，也都是绿色现实，但是显示为，

# d% E* j4 Z: yUnresolved control conditions detected. Further outer loop iterations required


- q' A& A! T4 k( e请问各位知道这个应该怎么改么？
/ ]2 R( U$ _4 p4 N  D
, z. p0 G& v8 j! s" R
+ V# |" J5 c; v% ^! [& d; j2 load flow 中 ，如果 active power flow 方向为由左到右（见箭头）
) p, h8 W7 v* ~% k# X% }" ^& ^

active power flow

，
但是左边的busbar 显示为+350， 右边的bus 显示为-350， 那么power 方向到底是怎么样？
0 K" z' {2 K* m" S" {  j
$ @: c6 P8 y( r- p+ W. h
3 DigSilent
( @) A% s+ X+ p* K$ |Integration Step Size 如何设置 ？在initial calculation 的时候
$ h" r( z3 A+ R7 _. F+ X
$ E  H  Q3 _2 U: [
0 e  r2 v, e) \& K! s7 u
; J  X  l  R1 L4 i, y5 n+ p
; p3 s8 L8 l+ Q- y# C0 v非常感谢大家的时间和回复！！！

+ o; f" d+ i) x2 H+ a* ?
5 j  Q. }, j, S& q, p- l" w6 T- K, g
' |" b' ?1 g, m, U$ {

wlm_28

DIgSILENT里面好多东西感觉怪怪的