load flow 时候 Unresolved control conditions detected 是什么解决呢

kissyoyo

各位同学好，以下请问几个问题
1 请问 当我做VSC HVDC的 load flow时候，做 load flow 之后，没有报错，也都是绿色现实，但是显示为，
; b* b( m& A1 D
Unresolved control conditions detected. Further outer loop iterations required

" |' ~$ T7 ~* r  ~$ Z  [
$ |+ w; C/ b1 H8 `请问各位知道这个应该怎么改么？
1 A  y7 y5 |; l& s
& T0 j  Y( s/ d
2 load flow 中 ，如果 active power flow 方向为由左到右（见箭头）

active power flow

，
4 U4 W3 r# C( m: ^9 {- p8 Z7 U5 y0 H但是左边的busbar 显示为+350， 右边的bus 显示为-350， 那么power 方向到底是怎么样？
) e: C  C) s  Z* P; _+ V0 c

3 r5 r/ T7 Q8 B1 S  s$ J% v3 DigSilent
Integration Step Size 如何设置 ？在initial calculation 的时候
. m  ~: `6 _- w: i/ J7 O

  ~9 g: }$ E, r7 x% J1 j+ Y, M/ z0 N
& f- e, I# n4 \$ a# _' D
1 g7 v0 p7 ^: p8 p" G( w非常感谢大家的时间和回复！！！
7 f: n* ]7 B  [$ ^, K* o5 u

# B9 I4 R" r$ p7 }8 C

wlm_28

DIgSILENT里面好多东西感觉怪怪的