踏雪寻梅 发表于 2011-9-27 10:14:00

PLL锁相环获取同步正余弦同步信号的问题

目的：利用PLL模块获取A相电压的同步正余弦信号（用于基于瞬时无功功率的谐波检测）。
仿真接线图：如图。
获取的同步信号图如图。
获取的同步信号波形不应该是正余弦波形吗，为什么是畸变成这个样子的？是我哪里理解有问题，还是就应该是这样的？请知情者指点迷津，不吝赐教，小弟先行谢过。


mingyu 发表于 2011-9-28 09:53:26

模型有问题

踏雪寻梅 发表于 2011-9-28 10:20:28

回复 2# mingyu


    谢谢关注，不过还是不太懂，可以具体一点吗？是模型搭建有问题，还是参数设置的问题？

踏雪寻梅 发表于 2011-9-28 10:39:27

回复 2# mingyu


    换成Discrete1-phase PLL就可以了。Discrete 1-phase PLL 与1-phase PLL有什么区别呢？

mingyu 发表于 2011-9-28 12:13:42

回复 4# 踏雪寻梅


    discrete是离散模块，另一个是连续的。

walehenry 发表于 2011-10-2 13:26:30

为什么连续模块会如此不连续，是不是模型采样间隔的问题？

毛头小子 发表于 2011-12-21 11:51:08

不明白。到底是什么意思。
页: [1]
查看完整版本: PLL锁相环获取同步正余弦同步信号的问题

招聘斑竹